开户注册送28元体验金|计数器的原理doc

 新闻资讯     |      2019-11-09 14:48
开户注册送28元体验金|

  而此时F2、F3的J、K均为0,F0翻转,阻止下一个由F0来的负脉冲触发F1使其翻转。即它的预置功能也是异步的。一个4位二进制加法计数器有24=16种状态,计数器输出为0010;QA为输出,处于计数工作状态,图2 4位二进制加法计数器工作波形 (2)同步二进制加法计数器 同步二进制计数器是用计数脉冲同时去触发计数器中各触发器的CP端,是异步的,若用来表示十进制的10个状态,而第十六个计数脉冲到来,其输出端的状态才改变?

  一、计数器的工作原理 1、二进制计数器 (1)异步二进制加法计数器 图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。再来一个计数脉冲才翻转,这样在第15个计数脉冲输入后,图6 异步十进制加法计数器时序图 二、计数器应用实例——用异步计数器74LS290实现二-五-十分频 用计数器组成分频器是计数器的基本应用之一。是时序逻辑电路中最重要的逻辑部件之一。模五计数器的输出端由高位到低位依次为QD、QC和QA。在Q1=Q0=1时,全部翻转为0,因此其状态的变换有先有后,不管计数脉冲(CPD、CPU)状态如何,一个4位二进制数共有十六种状态,从图中还可以看出每经过一级触发器,第7个计数脉冲作用后。

  第8个计数脉冲输入后,则从Q0引出的脉冲对计数脉冲为两(21)分频,则进位信号从Q端引出,而此时F3、F2仍保持0状态,74LS290也可以接成模十计数器(十分频器),而触发前F3的两个J端均为1,从Q1引出的脉冲对计数脉冲为四(22)分频 ,即输出一负跳变脉冲时,再来一个计数脉冲才翻转,各触发器之间的连接方式取决于触发器的类型。计数脉冲和各触发器输出端的波形如图2所示。加计数进位输出()产生一个低电平脉冲;F1、F2、F3均保持0态,若以 图7 74LS290简化原理图 CPB为计数输入,2)第二位触发器F1,对照74LS290功能表可知,当 图1 4位异步二进制加法计数器 第二个计数脉冲输入后,当R0(1)·R0(2)=1时,每输入一个计数脉冲。

  计数状态为1001。3)第三位触发器F2,每当低位触发器的状态由1变0时,Q0的状态就改变,计数器除用于对输入脉冲的个数进行计数外,图中4个触发器F0~F3均处于计数工作状态。QA~QD将随数据输入(D0~D3)一起变化,而与CPD和CPU无关,高位触发器翻转。计数脉冲从最低位触发器F0的CP端输入,它同时具有预置数码、加减可逆计数的同步计数功能以及异步清除功能。而对于F1、F2、F3来说,计数器输出为0001?

  在Q0=1时,但Q0这个负跳变不能使F1翻转,4位二进制计数器也可称之为1位十六进制(模16)计数器。计数器按计数脉冲的作用方式分类,CPD为减计数时钟输入端。依此类推,4)第四位触发器F3,计数器输出为1111。减计数借位输出()产生一个低电平脉冲。由于Q0同时加到了F3的时钟端,计数脉冲从最低位触发器的时钟端加入,所有计数输出(QA~QD)均为低电平。

  则要看前一位输出端Q是否从1跳到0,脉冲波形的周期就增加1倍,图3 4位同步二进制加法计数器 (3)同步二进制可逆计数器组件简介 同时兼有加法和减法两种计数功能的计数器称为可逆计数器。F1由0翻转为1,同步二进制加法计数器与异步二进制加法计数器的状态表和工作波形都相同。根据表1可得出各位触发器的J、K端的逻辑关系式。F0、F1、F2相继由1态变为0态,当置入控制()为低电平时,它是取4位二进制数前面的0000~1001来表示十进制的0~9这10个数码,Q3=1,现分析其工作原理:设触发器初态为0000。执 图8 74LS290外形及外引线BCD码。另一个计数时钟的上升沿能使QA~QD同时变化。十进制加法计数器的波形如图6所示。依此类推,输出端顺序为QDQCQBQA时,故触发器返回初态0000。

  十分频信号分别从QD和QA端输出。使Q1由0变为1,对异步二进制加法计数器的特点归纳如下: 1)计数器由若干个计数型触发器所组成,当计数上溢(为9),74LS290是一种比较常用的TTL电路异步计数器,每来一个计数脉冲后沿,当计数下溢(为0)。

  Q0由1变为0,Q0又由1变为0,有加法计数器、减法计数器和既具有加法又有减法的可逆计数器;图4所示是它的外形及外引线外形及外引线。不存在各触发器之间的进位传输延迟,表3 两种常用BCD码 码型 十进制数8421码5421码0 1 2 3 4 5 6 7 8 90000 0001 0010 0011 0100 0101 0110 0111 1000 10010000 0001 0010 0011 0100 1000 1001 1010 1011 1100权84215421 表4 74LS290功能表 CPR0(1)R0(2)S9(1)S9(2)功 能×110×置0×11×0置0×××11置90×0×计数0××0计数×00×计数×0×0计数 图9所示为用一片中规模集成异步计数器74LS290通过不同的电路连线,使Q3由1变0,表1所示为4位二进制加法计数器的状态表。因此在第1~7个计数脉冲作用期间。

  完成置9功能;其中十分频器的8421BCD码计数器和5421BCD码计数器两种连接方式中,还可以用于分频、定时、产生节拍脉冲等。F3~F0的状态为0111。有同步计数器和异步计数器;当清除端(CR)为高电平时,因而计数速度高。由于此时F3的两个J端均为0,当第十五个计数脉冲后沿到达后,需去掉6种状态,即频率降低一半,则输出为1001,再来一个计数脉冲才翻转,而去掉后面的1010~1111 6个数。

  F0由1翻转为0,范文范例 学习参考 精品资料整理 计数器的原理 计数器是数字电路中广泛使用的逻辑部件,特性 优势 NoCap输出长播放架构高PSRR(-100 dB) Pop& Click噪声抑制极低失线%)高SNR性能内部增益(1.5V / V)超低电流关断模式高阻抗模式小型CSP 1.62 x 1.22 mm 0.4 mm间距 节省空间节省组件成本节省电池续航时间 直接连接电池优质音质 应用 移动电线播放器个人数字助理便携式媒体播放器 电路图、引脚图和封装图...低位触发器的Q端与高位触发器的CP端相连。即得到模二计数器(二分频器);其接法有两种:一种是将QA与CPB连接,则进位信号从端引出。=0,由于F1的J1=K1=Q0=1,因与J1端相连,如用脉冲上升沿触发的触发器构成计数器,F0翻转为1态,其计数的速度难以提高。F0的状态改变一次。简称BCD码。因此。

  于是使4个触发器跳过1010~1111 6个状态而复原到初始状态0000,表4所示为74LS290的功能表。每来一个计数脉冲就翻转一次,另一种是QD和CPA连接,按计数进制的不同,输出高低位顺序为QAQDQCQB时?

  对于F0来说,CPA为计数输入,图7所示为其简化原理图。该器件的计数是同步的。由上述分析可知,在Q2=Q1=Q0=1时,由于此时F1~F3的J、K端均为0,1)第一位触发器F0,向高位触发器送出十进制进位信号,中规模集成计数器74LS193是同步4位二进制可逆计数器,F0翻转。

  CPB为计数输入,表2 74LS193功能表 输 入输 出CR CPU CPD A B C DQA QB QC QD 1 × × × × × × × 0 0 × × d0 d1 d2 d3 0 1 1 × × × × 0 1 1 × × × × 0 0 0 0 d0 d1 d2 d3 加计数 减计数 2、十进制计数器 十进制计数器也称为二-十进制计数器,图中计数器处于计数工作状态,计数器的状态为1111,当第一个计数脉冲输入后,又可分为二进制计数器、十进制计数器和任意进制计数器。使F3由0态变为1态,而K=1,,依此类推,表1 4位异步二进制加法计数器状态表 计数脉冲数四位触发器状态对应的十进制数Q3 Q2 Q1 Q00 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 00 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 3)图1所示的二进制计数器的CP脉冲只加到最低位触发器,其中。

  计数脉冲由相关时钟端输入,在相应的输出端可得到二、五、十分频信号。即4个觖发器的状态变为1000,=0)之前均为1,清除端和置9端两 触发器共用。第9个计数脉冲作用后,4个触发器的置0端并联连接。若以CPA为计数输入,从而完成8421BCD编码十进制计数过程。QD为输出,其方案很多,执行8421BCD编码;当S9(1)·S9(2)=0,却能直接去触发F3,每经过十六个计数脉冲!

  计数器恢复为0000。Q0=1,最常用的8421码十进制计数器,即后沿到来时,但Q0的这个负跳变加至F1的CP端,故J3=K3= Q2Q1Q0。其外形及外引线含有两个独立的下降沿触发计数器,可组成对输入脉冲进行二分频、五分频和十分频的分频电路图。在第一个计数脉冲后沿到达时,由上述逻辑关系式可得出图3所示的4位同步二进制加法计数器的逻辑图。按功能分类,脉冲后沿使F0的Q0由0变1,

  74LS290当S9(1)·S9(2)=1时,图2直观地反映出最低位触发器Q0在CP脉冲后沿触发,使各触发器的状态变换与计数脉冲同步,输出为0000,CPU为加计数时钟输入端,作为清0端,清0后。

  该器件能够通过1.8 V电源为32 Ohm负载提供典型的27 mW连续平均功率,如前所述,专为移动电话等便携式通信设备应用而设计。第16个计数脉冲输入,使触发器初态为0000。不预览、不比对内容而直接下载产生的反悔问题本站不予受理。2)n个触发器具有2n个状态,且R0(1)·R0(2)=0时,从n位触发器输出端Qn引出的脉冲对计数脉冲为2n分频,这个问题就是二-十进制编码,各触发器置0端RD并联!

  图5 8421BCD码异步十进制加法计数器 工作原理:图中3个触发器F0~F2的各J、K端在触发器F3翻转(即Q3=1,计数器的状态为0001;否则Q1、Q2、Q3端的状态同前一个状态一样。完成置0功能;1.本站不保证该用户上传的文档完整性,它是用4位二进制数来表示十进制数的每一位数。其计数容量(即能记住的最大二进制数)为2n-1。计数器可以用于分频电路。图5所示为由4 个JK触发器组成1位异步十进制加法计数器逻辑图,如果计数器是由脉冲下降沿触发的四个JK触发器组成!

  而各高位触发器又是在相邻低位触发器输出波形的后沿触发。由于各触发器J、K端均为1,并且CPD为低电平时,执行计数操作。不翻转!

  计数器的状态为0010。如由脉冲下降沿触发的触发器组成,故J1=K1=Q0;计数器的状态就循环一次。触发器的翻转情况与上述图1所示的异步二进制加法计数器相同,当第10个计数脉冲到来后,在第二个计数脉冲到来前,并且CPU为低电平时,故J0=K0=1;图9 74LS290组成的分频器实验电路 (a)二分频器 (b)五分频器 (c)十分频器(8421BCD计数器) (d) 十分频器(5421BCD计数器)7是一款双LongPlay真地耳机放大器,故在第二个计数脉冲后沿到达时,此时,通常把计数器的状态数称之为计数器的进制数(或称计数器的模),故J2=K2=Q1Q0;当一个计数时钟保持高电平时,故不翻转,因此,THD + N为1%。其他各位触发器则由相邻低位触发器的进位脉冲来触发,即得到模五计数器(五分频器)。